Como seleccionar la mejor arquitectura de programación en CompactRIO

[lucho_e7]

Hola a Todos,

Estoy creando un proyecto en el cual tengo, un controlador C-RIO 9024 con Chasis 9112 y 4 chasis de expansion 9144. El proceso que voy a controlar adquiere 120 señales de 4 a 20 mA, de las cuales 32 estan enlazadas cada una a un lazo de control PID con su respectiva salida 4 a 20 mA sobre valvulas de control, esto quiere decir que son 32 canales PID que debo ejecutar, mis dudas al crear el proyecto son las siguientes en cuanto organizar la programcion de la arquitectura y ejecucion de los VI's:

1. Yo configuro el proyecto en modo FPGA,

A. Quiero que los 32 controles PID se ejecuten en la FPGA, esto quiere decir que los canales de los modulos donde estan estas señales, deben estar estan enlazados o agregados en el arbol del proyecto a la FPGA del Chasis 9112 o en su caso el 9144 de expansion, con sus respectivos VI's.

B. Los demas modulos con las señales que son de solo lectura para detectar umbrales, enlazarlos o agregarlos en el arbol del proyecto al controlador con sus repsectivos VI's, como cuando se usa el modo Scan Interface.

C. Los VI's que se enlazan a My Computer en el arbol del proyecto, leeran las varibles compartidas creadas en cada uno de los VI's anteriores, para interactuar con el operador.

2. En cuanto a desempeño de ejecucion del programa del CompactRIO:

- Se puede hacer de esta manera?

- Es recomendable hacerlo de esta manera?

- Deberia leer todas la señales desde la FPGA?

3. Como no tengo los equipos fisicamente, los estoy agregando manulamente en un proyecto en blanco, y me deja hacerlo sin ningun error, solo que no puedo simular los VI's porque no encuentra el CompactRIO:

- No eh logrado agregar los chasis de expansion 9144 al proyecto, como se hace?

- Al conectar los equipos fisicamente el reconoce la configuracion y si esta en modo FPGA el proyecto, podria arrastra los modulos enlazados a la FPGA al nivel del controlador como los describi anteriormente?

- Como puedo simular el CompactRIO mientras llegan los equipos?

Gracias por la ayuda que puedan brindarme. adjunto imagen del arbol del proyecto

[jagutier]

Muy buen día,

Respondiendo a las dudas:

1. Efectivamente la arquitectura podría trabajar bien de esta manera: VIs adquiriendo señales de corriente que serán utilizados en lazos PID trabajando en el FPGA (cada chassis con sus respectivas señales de adquisición y control trabajando en FPGA). Los VIs que sólo requieren lectura podrían trabajar directamente en el controlador RT y aquí también iría el programa que escribiera a variables compartidas para ser leídas por el HMI.

2. Esta arquitectura sí podría funcionar correctamente (hay que tomar en cuenta solamente cuántos recursos del FPGA se consumirían. Estos datos los podemos ver a la hora de la compilación de los VIs del FPGA). Podríamos hacer la lectura de todos los canales en el FPGA, pero si no es necesario tener una frecuencia de muestreo tan alta, podríamos dejar las señales de SOLO monitoreo en el RT, con el fin de no gastar recursos en el FPGA de manera innecesaria y que se ocupen mejor en el lazo de control.

3. Para poder nosotros agregar un dispositivo EtherCAT a nuestro proyecto, debemos asegurarnos de que tenemos los drivers correctos instalados. Hay un KB que habla de esto, agrego la liga:

http://ae.natinst.com/public.nsf/web/searchinternal/57ff524c1fc183ad8625763a00650c1f?OpenDocument

De hecho en la liga podrás ver también algunos otros comentarios acerca de las dudas que tienes. Una vez que tengas el  NI Industrial Communications for Ethercat, nosotros ya vamos a poder agregar el 9144. Te recomiendo también leer las ligas relacionadas ya que contienen información útil de cómo hacer la comunicación entre el maestro y los esclavos.

Espero esto te sea de utilidad. 

Saludos y buen día!

[lucho_e7]

Cordial Saludo, José Alberto

Muy amable por la respuesta, queria saber si era posible hacer esa confguracion ya que se comparen ambos modos de configuracion del cRIO.

por otro lado el enlace del documento no puedo abrirlo, el explorador web arroja un error de que no es posible encontrar la pagina solicitada.

[jagutier]

Una disculpa, agrego el link correcto: 

http://digital.ni.com/public.nsf/allkb/57FF524C1FC183AD8625763A00650C1F?OpenDocument