Forum Italiano sui Prodotti NI

annulla
Visualizzazione dei risultati per 
Cerca invece 
Intendevi dire: 

Simulazione con AD8170

Buonasera a tutti i partecipanti 

 

Il mio problema è il seguente.

Devo simulare il funzionamento di un AD8170 su Multisim 14. Ho provato a creare il nuovo componente mediante il Component Wizard ma quando arrivo allo step 6 iniziano i guai. Carico il file AD8170.cir scaricato dal sito della Analog e quando premo next per passare allo step 7 viene visualizzato il messaggio "The model contains multiple top-level subckt statements. Place any dependent .subckt or .model definitions .............."

Non riesco a capire come correggere il file CIR per renderlo funzionante.

Qualcuno di voi ha un file corretto o può indicarmi le modifiche da effettuare

0 Kudos
Messaggio 1 di 4
3.183Visualizzazioni

Ciao,

prova a seguire il suggerimento di questo post, così da includere i modelli richiamati all'interno del modello main.

Ciao!

 

Licia

0 Kudos
Messaggio 2 di 4
3.137Visualizzazioni

Grazie per la risposta.

Avevo già visto quel post e avevo già fatto le modifiche senza avere un risultato positivo.

Ciao

Pietro

0 Kudos
Messaggio 3 di 4
3.131Visualizzazioni

Utilizzando multisim 10 per creare il nuovo componente non ci sono problemi ad importare il file .cir ma quando avvio la simulazione utilizzando il componente appena creato compare un nuovo messaggio di errore relativo a questa riga di codice

O0  A DGND DO74 DGTLNET=D IO_STD

Error: misplaced .ends line: .ends

 

Sembra che nel modello sotto riportato ci sia qualche incongruenza

 

 

.subckt AtoD_STD a d dpwr dgnd params: CAPACITANCE=0
O0  A DGND DO74 DGTLNET=D IO_STD
C1  A DGND {CAPACITANCE+0.1pF}
D0      DGND    a       D74CLMP
D1      1       2       D74
D2      2       DGND    D74
R1      DPWR    3       4k
Q1      1       3       A       0       Q74 ; substrate should be DGND

.model d74 d()
.model d74clmp d()
.model q74 pnp()
.model DO74 doutput (
+       s0name="X"      s0vlo=0.8       s0vhi=2.0
+       s1name="0"      s1vlo=-1.5      s1vhi=0.8
+       s2name="R"      s2vlo=0.8       s2vhi=1.4
+       s3name="R"      s3vlo=1.3       s3vhi=2.0
+       s4name="X"      s4vlo=0.8       s4vhi=2.0
+       s5name="1"      s5vlo=2.0       s5vhi=7.0
+       s6name="F"      s6vlo=1.3       s6vhi=2.0
+       s7name="F"      s7vlo=0.8       s7vhi=1.4
+       )
.ends atod_std

0 Kudos
Messaggio 4 di 4
3.126Visualizzazioni