Buenos días,
a continuación les adjunto el diagrama de bloques de un .vi ejecutado en la FPGA. Este .vi es llamado desde el host de la single board.
Mi problema es el siguiente: cuando lo ejecuto, el estado actual no cambia ( mediante los leds puedo visualizar los estados de edge, run, com, next state y actual state) y todos ellos se comportan de manera correcta excepto el actual state que nunca se pone a true.
No se si es un problema de tiempos, o de realimentaciones, he probado de todo y aun no se donde esta el problema.
Si alguien tuviera idea de que ocurre lo agradecería, soy nueva en Labview y aun hay cosas que me cuestan.
Gracias.
