Problème avec cRIO 9004, et modules 9201 (AI) et 9263 (AO)

[makflai]

Bonjour,

Je voudrais récupérer le signal d'un GBF à l'aide de mon module 9201, puis filtrer ces données et les renvoyer sur un oscilloscope à l'aide de mon module 9263. J'ai donc un programme FPGA qui récupère les calibrations des mes 2 modules, récupère les data de mon GBF à l'aide d'une FIFO DMA (Target to Host). Ces données sont récupérer dans l'hôte, je transforme mes données binaires en double, je les traite, et maintenant j'ai un problème pour renvoyer ces données à mon programme FPGA. J'ai essayé d'envoyer mes valeurs une par une, mais j'ai des problème de cadencement. J'ai essayé une FIFO DMA (Host to Target) mais quand j'exécute mon programme, j'ai un message qui me dis que ce genre de FIFO n'est pas supporter sur ma platedorme.

Quelqu'un aurait une idée ?  Merci d'avance

[makflai]

Bonjour,

Je voudrais récupérer le signal d'un GBF à l'aide de mon module 9201, puis filtrer ces données et les renvoyer sur un oscilloscope à l'aide de mon module 9263. J'ai donc un programme FPGA qui récupère les calibrations des mes 2 modules, récupère les data de mon GBF à l'aide d'une FIFO DMA (Target to Host). Ces données sont récupérer dans l'hôte, je transforme mes données binaires en double, je les traite, et maintenant j'ai un problème pour renvoyer ces données à mon programme FPGA. J'ai essayé d'envoyer mes valeurs une par une, mais j'ai des problème de cadencement. J'ai essayé une FIFO DMA (Host to Target) mais quand j'exécute mon programme, j'ai un message qui me dis que ce genre de FIFO n'est pas supporter sur ma platedorme.

Quelqu'un aurait une idée ?  Merci d'avance

[Brice.inno]

Bonjour,

Merci d'avoir posté votre question sur le forum de National Instruments.

Pour que je puisse étudier votre problème, pourriez-vous m'envoyer votre VI s'il vous plait.

Merci

[makflai]

Voici le projet cRIO

[makflai]

Mon problème aussi c'est pourreconvertir mes données une fois traitées... Je dois utiliser la calibration de quelle module ?

J'ai connecté dans le FPGA mon entrée et ma sortie analogique. Et le signal observé n'est pas le bon.

[Brice.inno]

Bonjour,

Peux-tu vérifier lorsque tu utilise la FIFO , le nombre d'éléments libres dans ta fifo grâce à la sortie "Empty Elements Remaining"? Cela permettra de voir si ta FIFO se remplit au fur et à mesure de l'exécution de ton code.

[makflai]

Mon responsable de stage me demande de ne pas utiliser de FiFO.

Quelle est la meilleur solution ? Les variables globales ou utiliser les write/read control FPGA ?