select target fpga

[karbast]

Bonjour,

Je suis sur un projet utilisant plusieurs cRIO 9074 sous Labview 2009.

J'ai le module FPGA et tous mes cRIO ont la même configuration.

J'aimerai savoir s'il est possible "d'automatiser" la connexion au cible en FPGA.

Je vous explique, je détecte en premier lieu les cRIO connecté ou non au réseau par l'intermédiaire d'un fichier ini contenant les adresses IP.

Lors de  cette vérification, j'initialise un tableau de booléen me permettant de savoir quels cRIO sont connectés.

Maintenant j'aimerai qu'en fonction des résultats présents dans mon tableau, j'aille chercher les informations de mes cRIO connectés.

Comme les cRIO pilotent la même application, e voulais savoir si je peux faire une boucle pour aller chercher les informations afin de limiter la taille de mon diagramme au lieu de mettre toutes les références FPGA?

Merci d'avance pour votre aide.

Bastien

[karbast]

je vais essayer d'éclaicir un peu mon idée, je pense que cela est éncessaire, non?

Alors voilà....

J'utilise le FPGA et j'aimerai savoir si je peux passer la FPGA VI Reference In de la fonction Read/Write Control sans être obligé de configurer directement dans mon diagramme avec un Open FPGA VI Reference....

Est ce que je peux commander cette ouverture à distance?

[karbast]

Personne pour m'aider ou sujet encore trop vaste?

[karbast]

Bonjour,

Afin d'éclaircir mes propos, voici ce que j'aimerai faire mais pour une référence vi FPGA.

Là ici, j'utilise le Host de mon vi FPGA afin d'automatiser la visualisation des données selon la chaine en entrée.

Ce que j'aimerai savoir est : est ce que je peux automatiser la configuration de l'ouverture de référence vi FPGA dns mes Host?

Je veux juste limiter les actions dans les parties diagramme de mes utilisateurs....

[Cisco]

Bonjour,

J'ai à disposition un bout de code qui me permet d'obtenir le nom du backplane FPGA de la cible utilisée. Ceci peut-il vous aider? Il semble malheureusement que l'ajout de pièces jointes dans ce forum soit verrouillé par la sécurité informatique d emon entreprise... je pourrais éventuellement vous l'envoyer par mail.

[karbast]

oui, volontiers : ici

[karbast]

Merci beaucoup pour votre code...

Malheureusement, je crois qu'il n'y a aucun moyen de configurer la reference vi de la méthode open FPGA vi reference par code, il faut absoluement le faire directement sur l'élément sur le diagramme....

dommage

[Cisco]

A priori, non.

Mais que vous empêche-t-il de mettre toutes les références de FPGA possibles dans une structure conditionnelle, et de sélectionner la bonne en fonction du nom du backplane par exemple?

[karbast]

En fait, j'y avait pensé, mais le souci est qu'il me met une erreur de câblage qui est en plus absurde, puisuq'il me dit bien que les deux types sont les mêmes.....

[Cisco]

Effectivement je vois le problème... le souci avec ces références de vi fpga c'est que même si le type de donnée semble identique, la référence est différente puisque le fpga est différent.
Une autre solution peut-être moins propre et certainement plus lourde à gérer serait de mettre dans la même boucle conditionnelle l'ouverture de la référence de fpga et toutes les appels au FPGA. ce serait assez bête puisque le code serait dupliqué autant de fois que de fpga différents, mais ça devrait fonctionner.
Une autre (meilleure) serait de faire sortir de votre boucle conditionnelle de départ autant de références que de vis fpga. il faut configurer le noeud de sortie en "utiliser la valeur par défaut si non cablé" afin de ne pas avoir d'erreurs. ainsi, vous passez toutes ces références (dans un tableau ou un cluster) d'un vi à l'autre, ou via des registres à décalages, avec le type de cible. a chaque fois que vous utilisez un noeud fpga, il vous faudra refaire une structure conditionnelle pour traiter chacune des références. ainsi, les références seront toutes distinctes et vous n'aurez plus d'erreurs