From Friday, April 19th (11:00 PM CDT) through Saturday, April 20th (2:00 PM CDT), 2024, ni.com will undergo system upgrades that may result in temporary service interruption.
We appreciate your patience as we improve our online experience.
From Friday, April 19th (11:00 PM CDT) through Saturday, April 20th (2:00 PM CDT), 2024, ni.com will undergo system upgrades that may result in temporary service interruption.
We appreciate your patience as we improve our online experience.
上位机labview接收UDP数据包收不到(显示错误56接收超时),求帮助!
我是在用FPGA做计算,然后把计算结果通过UDP传输到上位机PC上。上位机软件我之前用的matlab,由于一些原因现在需要改用labview。我用matlab的时候能收到FPGA发的UDP数据包,应该可以证明我的FPGA端的发送UDP程序没问题;我在PC上,用matlab和labview互相发送接收也都没问题,应该可以证明我的labview写的不会出什么大错?!
我的FPGA的UDP用的是广播,设置的接收方为192.168.1.255,接收端口5010,给FPGA自己地址设的192.168.1.110端口5011,并且已经把FPGA的MAC地址和IP地址对应关系写在了PC的ARP表里。
求大家帮帮忙!
zou 已写:
放火墙?
您好,首先十分感谢您的回复。如果是防火墙的话,我用FPGA发给上位机的话,上位机各软件应该都收不到的样子,目前实际情况是我用matlab和另两个抓包工具都能收到数据包,仅仅是labview收不到,所以感觉应该不是防火墙的问题。您提供的这个链接是啥哈?都是英文没太看懂…
月夜风 已写:
你好 我也在做这个 能把你的verilog的UDP协议给我发一份吗 我参考下 真的很感谢 928918641@qq.com
我的UDP协议很简单,没咋写,UDP协议就四部分:源端口、目的端口、报文长度、校验和。源端口和目的端口都是常数,报文长度我也是固定的,也是个常量,UDP的校验和是可选项不想用直接设0我就这么办的,所以就是四个常量,每次发之前塞进去就好。。。具体写的话,跟前面的以太网帧头、IP协议首部接上,一起用状态机赋值就好了。
我是采用了极其简单的做法。。。
您好,我就是按照NI官方给的例子自己搭的,我的labview程序在自己电脑上发送接收都没问题,在自己电脑上用labview和matlab互发互收UDP也没问题。目前问题就是我的labview程序收不到FPGA设备通过网线发的UDP数据
你好,我目前也在做pxi实时系统上下位级udp通信,我是上位机用labview写好udp接发,然后利用veristand部署到下位机,再和上位机相应的labview udp通信,也许有些相似之处,求个小伙伴一块儿交流,我qq576814620