Logic-ICの7474相当のD-FFの動作は、添付のようになります。
CKの立ち上がり時(L→H)に、Dの値がQに入ります。それまではQは状態を保持します。
ただし、CLRをLにすると、Qが強制的にLになります。PRをLにすると、Qが強制的にHになります。Q-はQの論理反転です。
最初はQとQ-が発振しますので(ICらしく)、CKなりCLRなりPRなりを与えて状態を決めてやってください。
1サイクルがwhileループになってシフトレジスタを使用しているのは、D-FFの回路が帰還形になっていてそのままでは組めないためですが、LabVIEW7以上なら「フィードバックノード」を使うことで帰還形回路と同じ配線で書けると思います。
なお、入力の論理は7474の端子と同じです。
