Digital I/O

cancel
Showing results for 
Search instead for 
Did you mean: 

数字模块的Update Rate是否导致无法并行输出数字电平?

想通过NI-9403数字模块输出两路PWM信号,其中一路设置比另一路延迟2微秒触发,但通过示波器观察实际延迟为7微秒(该值为NI-9403 Update Rate),是不是虽然FPGA可以并行计算,但是数字模块无法并行发出多路PWM信号?

下图是LabVIEW FPGA程序界面

image.png

0 Kudos
Message 1 of 2
(1,838 Views)

您好,您这种情况下两个循环并不是同步开始,所以会有时间差。

0 Kudos
Message 2 of 2
(1,728 Views)