解決策でなく余談ですみません。
ただ、この手の最適化は興味のあるところです。
mizutagain様やKONDOH様のおっしゃるように、コンパイラに依存するし、
どれが良いかは単純には言えないのは確かと思います。
FPGAとCPUではアーキテクチャが違うので「0をロードする」という操作のコンパイル結果も違いますが、
CPUの場合だと、特にx86系では、「0」のロードは実際にどこかメモリ上なりコード上に0という数値が書いてあって
それを持ってくるというよりは、レジスタ演算で0を作ってしまう方が簡単で速くリソースも食わないので、
以下はあくまでCPUの場合の予想ですが、「8個のゼロを、ループの初期化に食わせる」場合は、
一番サイズの大きい0(例えばI32)から分岐させると、内部的には、レジスタクリアの常套手段の
xor eax,eax命令でeaxレジスタを0にし、32bitのところへはそのままeaxレジスタを食わせ、
16bitのところへはaxレジスタを食わせ(＝eaxレジスタの下半分)、
8bitのところへはalレジスタを食わせる(＝axレジスタの下半分)、ということが出来るので、
ゼロ値も32bitの0をどこかへ格納する必要もなく、ワイヤ上で型変換があったとしても
既にゼロのレジスタの一部分を使えばよく、全般的なリソースは一番効率的なように思います。
ただし、viが内部でそうコンパイルするかは分かりません。
一方、一番サイズの小さい0(例えばI8)から分岐させると、内部的には、最初にxor al,al命令でalレジスタを0にし
(ただし、xor al,al命令よりxor ax,ax命令の方がコードが短いので、そっちにしてalだけ使うかも知れない)、
16bitのところへはcbw命令でaxレジスタに拡張し(U8→U16又はI8→I16に相当)、
32bitへはさらにcwde命令でeaxレジスタに拡張し(U16→U32又はI16→I32に相当)、
必要なら64bitへはさらにcdq命令でedx:eaxまで、もしくはcdqe命令で64bitのraxレジスタまで拡張して食わせる感じです。
この場合、いちいち拡張するコードが挟まるので、実行時間的リソースは非効率です。
ゼロ値はどこへも格納されずに記述できるので、最小サイズから始めるメリットは少ないかも知れません。
すべてバラバラに8個のゼロを書いた場合は、素直にコンパイルすれば、その都度たとえばxor ax,ax命令
などでゼロを作って食わせていく可能性はありますが、既にゼロなのにまた次のxor ax,ax命令などで
ゼロにしようとしてる・・・とかいう点での無駄はあるかも知れません。
ただ、LabVIEWのコンパイラも、(期待の上では)それなりに賢い・・・と思うので、ハイライト実行でない限り
どちらで書いてあっても結局もっとも効率的な方法で「ここは全部ゼロが共通じゃん」と思ってかしこく
コンパイルしてくれちゃうのかなぁ、などと想像しますが、こればかりは分かりません。
(LabVIEWでdllを作って、逆アセンブルしてみればいいのかも知れませんが・・・・)
FPGAの場合はアーキテクチャも全然違うので上記は全く無関係ですが、
リソースで、1バイト2バイトを争う場合は、やはりそれぞれ試して比べてみるのが一番かもですね。
