12-16-2015 10:18 PM
12-24-2015 06:28 AM
私のほうで十分理解できておらず申し訳ないのですが、FPGAでのタイミングエラーに関してでよろしいですか?
その場合例えばパイプライン処理がオススメですが既にご存知だったりしますでしょうか?
Optimizing your LabVIEW FPGA VIs: Parallel Execution and Pipelining - National Instruments
01-11-2016 11:53 PM
御回答頂いていたのに返事が遅くなってしまい申し訳ありません.
FPGAでのタイミングエラーです.
パイプライン処理は知らなかったのでこちらの方法を試させていただきます.
ありがとうございます.