エッジトリガによるアナログ出力

[Soulfly]

お世話になります。

TTLパルス入力による信号で、任意波形をアナログ出力することを考えています。

パルスの立ち上がりでアナログ出力ONとなり、立ち下がりでOFFとなります。このパルス入力は連続で繰り返されるので、

アナログ出力も入力に応じて立ち上がりでON、立ち下がりでOFFを繰り返します。

入力パルスが0Vの時はアナログ出力も0V、次のパルス立ち上がりエッジでは、アナログ出力も生成した波形の頭から出力する。

というふうにしたいとおもっているのですが、そもそもこのようなことが可能かどうかもよくわからない状態です。

DAQはUSB-6431を使用しています。

言葉での説明がわかりにくいとおもうので、入出力のタイムチャート図を添付します。

何か参考になるサンプルVIなどはありますでしょうか？

[doradorachan]

こんにちは。

下記の資料が参考になるとおもいます

X シリーズユーザーマニュアル 一時停止トリガ

http://www.ni.com/pdf/manuals/370784d_0112.pdf#page=105

LabVIEW のサンプルとしては、サンプルファインダのDAQmx のカテゴリにアナログ出力のサンプルがいくつか用意されていますが、

その中の連続出力のサンプルでトリガの設定を一時停止トリガに変えて試してみてください。

[Soulfly]

doradorachan様、ご連絡ありがとうございます。

サンプルVIのアナログ出力のデジタルトリガ一時停止を試しましたが、惜しい感じなのです。結果としては、次の立ち上がりエッジではまた波形の最初からというのと、停止中は0V出力、というのが必要なのですが、サンプルVIですと、停止してもサンプル停止をしないからなのか、開始トリガが波形の途中出力、停止中はその停止トリガがかかった時の電圧となってしまい、うまくいきません。

立ち上がりエッジ→サンプル波形の頭から出力スタート、立ち下がり→波形停止で0V出力、を繰り返しさせたいのです。

サンプルVIの一時停止回路のあたりの修正でうまくできればよいのですが、何か良いアイデアなどありませんでしょうか？

時間軸の要求は使用するハードも関係してきますので、ひとまずお遅くてもいいからそのような内容が構築できればと思っているのですが。

[doradorachan]

前回説明した処理や設定はソフトウェアを介さず出力電圧の変化や立ち上がりエッジの検出を回路上で行うハードウェアタイミングというものです。

ただ今回希望されている動作は使用されているＸシリーズのDAQ 製品ですとハードウェアタイミングでは行えませんので、

出力電圧の変化や立ち上がりエッジの検出をソフトウェアで判断させる必要があります（ソフトウェアタイミング）

ですので、立ち上がりエッジの検出から出力電圧の変化まで遅延時間が数ミリ秒から数十ミリ秒で問題なければ、ソフトウェアタイミングで行うことは十分可能です。

一つの方法としては、立ち上がりエッジの検出をアナログ入力のタスクで行い、エッジの有無でアナログ出力のタスクに使用する値を変化させるという方法があります。

[Soulfly]

doradorachan様、ご連絡ありがとうございます。

やはり時間の遅れが出るようでうすね。急用でしたのでNIのエンジニアさんに直接相談しましたが、同じようなことをおっしゃっていました。

USB-6341だとエッジの判断をPCで行うので、そのやりとりがUSB通信の速度で、行って帰ってなのでμsecオーダーは厳しいとのこと。

NI製品にFPGAが入っているAD/DAがあるから、それなら問題ないとのことらしいです。

FPGAの導入を考えてみようと思います。

[doradorachan]

FPGA は今回の様な入出力の細かな処理をプログラミングで解決できるのでDAQ 製品よりはるかに柔軟です。

プログラミングもLabVIEW を使用するので比較的に簡単ですが、DAQ とは違う設定や概念を理解する必要があるので、

急用ということであれば使い勝手の部分やコストパフォーマンスをNI のエンジニアの方に相談してみてください。

[Soulfly]

アドバイス恐縮です。NIのエンジニアさんから早速見積をとりました。

組み込み系の開発では私共もよくFPGAを使用しますが、ザイリンクスではなくアルテラを使っています。

といってもFPGAとしてではなくCPLDとして使用するのが殆どですが。

LabviewもFPGA用のLabviewソフトウェア開発キットを別途購入するみたいで、

さすがに今回の案件に対してのみだとFPGA導入は、かなりコスパは悪いですね。

[doradorachan]

すでにＦＰＧＡの経験者だったんですね。

ちなみに今回の案件はどの様に対応される予定ですか？