FPGA邏輯閘與Word length關係

[Compact RIO]

NI工程師你好: 

想請問一下 

FPGA邏輯閘與Word length關係?

如果使用數值為  

0.25←3bits

0.0125←4bits

請問以下我的說法是正確嗎?

當在FPGA架構中，參數所使用精度愈高(bits)，會造成FPGA 使用更多的邏輯閘去組成此數值

                                                                                                                               謝謝

使用儀器CompactRIO-9014

[iluvcali]

word length 是 LabVIEW 用來表示一個數字的 bit 數，當然若使用得愈多，會愈佔 FPGA 的空間，

例如我們在講 FPGA VI 最佳化的時候會提到，假如今天你的資料可以用 I8 來表示，那你就不要選擇 I32，
這意味著 FPGA 要花費更多的邏輯閘來拼湊出電路，這樣的觀念是沒有錯的！

而你講的 word length 應該是 FXP 裡的設定吧，假設 word length 是 X，integer word length 是 Y，

那麼 FXP <+, X, Y> 表示數字由 0 開始，最大到 2^Y - delta，而 delta = 1/2^(X-Y)；

若是 FXP <+-, X, Y> 則是由 -2^Y 開始，到 2^(Y-1) - delta，delta 一樣是 1/2^(X-Y)。

[Compact RIO]

工程師你好

你所說的

假如今天你的資料可以用 I8 來表示，那你就不要選擇 I32，
那如果我參數為固定值1，那只用利用到integer word length和word length 1bits，用I8表示就太讓費容量，所以換成FIX來設定此參數，可以較節省空間是嗎?          謝謝

[iluvcali · Accepted solution]

Hi CompactRIO,

是的，可是通常我們不會去計較那一點空間，而且一般來說我們通常儲存的最小單位就是 8-bit。

假和你真的很在意的話，我建議你可以做一個小實驗，你寫一個簡單的 FPGA 程式，

一個用 U8 輸出，然後複製這個程式，但是這次用最小單位的 FXP 輸出；

你可以分別 compile 這兩個程式，然後去看 report 裡面寫到用了多少 FPGA 的空間，

你就可以知道到底差多少了。

但是除了資料的格式以外，程式的架構本身也是會影響 FPGA 空間的使用，

像是你的演算法以及流程等等，如果是這個地方的比重佔得比較重，

那麼你去修改某幾個元件的資料長度，可能最後整體看下來不會真的縮減很多喔。