Erreur Xilinx - Out of memory

[Frederic.I]

Bonjour à tous,

J'ai un petit problème de "taille" lors de ma compilation sur le Module NI FlexRIO FPGA "NI PXIe-7965R".
Le compilateur LabView m'indique :
"This Xilinx application has run out of memory or has encountred a memory conflict. Current memory usage is 4139012 Kb. You can try increasing your system's physical or virtualy."
En effet, il semblerait que j'utilise pas moins de 700% des Slice Registers et 540% des Slice LUTs selon la synthèse du compilateur..

Ce que je ne comprends pas dans le message d'erreur c'est qu'il est indiqué que je peux augmenter la memoire virtuelle et/ou physique du PC, or c'est le FPGA qui est surchargé non ?
De plus, je dispose de 8Go sur mon système, ce qui devrait etre suffisant.

Au début tout allait bien, j'utilisais des filtres FIR et CIC de Xilinx pour de la décimation, mais le problème est apparu lorsque j'ai voulu n'avoir que des FIR.
Serait-ce à cause de la precision, trop élevée, de ceux-ci ?
Existe-il un moyen de savoir rapidement si je dépasse la limite autorisée sans avoir à compiler à chaque fois ?

Merci à tous pour vos éventuelles réponses.
Je reste disponible pour toutes questions !

Bien cordialement, 

Frederic.I

[elodie.k]

Hello,

Vous pouvez augmenter la mémoire en suivant les étapes du lien ci-contre:

http://zone.ni.com/reference/en-XX/help/371361F-01/lvhowto/enable_lrg_ad_aware/

Vous trouverez dans les liens ci-contre les techniques d'optimisation de code afin de réduire les ressources utilisées.

How Can I Optimize/Reduce FPGA Resource Usage and/or Increase Speed?
http://digital.ni.com/public.nsf/websearch/311C18E2D635FA338625714700664816

Optimizing FPGA VIs for Speed and Size (FPGA Module)
http://zone.ni.com/reference/en-XX/help/371599J-01/lvfpgaconcepts/optimizing_fpga_vis/

Optimizing your LabVIEW FPGA VIs: Parallel Execution and Pipelining
http://www.ni.com/white-paper/3749/en/

A+

[Frederic.I]

Bonjour et merci de votre réponse.

Cependant, je suis sur un Windows 64bit et j'ai déjà effectué les vérifications pour m'assurer utiliser pleinement les 8Go du système.

Comme dit dans mon précédent message, je ne comprends pas le rapport entre la mémoire du système (qu'elle soit virtuelle ou physique) et le nombre d'utilisation de Slice.

De plus, existe-il un moyen de savoir si le projet sur une cible FPGA spécifiée, dépasse la taille autorisé pour celle-ci ?

Merci pour les liens.

Bien cordialement,

Frédéric IOVLEFF.

[Rodéric_L]

On peut savoir avant la fin, il y a au début du processus de compilation une estimation de l'utilisation des ressources du FPGA.

Malheureusement, sans code et info plus précises il sera difficile de dire ce qui cause cette utilisation exagérée de ressources.

[Frederic.I]

Bonjour.

J'utilisais une chaine de 3 filtres FIR pour décimer des données par un facteur de 125. J'ai réussi à descendre 80% des ressources en diminuant drastiquement le nombre de coefficients qu'utilisaient les filtres.
Effectivement, nous pouvions effectuer des vérifications en selectionnant "Estimated device utilization" sur la spécification de construction. Cependant, même en passant l'estimation à 80%, l'étape "Final device utilization (map)" me rappelle à l'ordre en m'informant que le FPGA 7965R ne dispose pas suffisamment de DSP48E pour finir la compilation (160%)....

Details :
ERROR:Pack:2310
ERROR:Map:237