Discussions au sujet de NI LabVIEW

annuler
Affichage des résultats de 
Rechercher plutôt 
Vouliez-vous dire : 

Erreur compilation FPGA

Résolu !
Accéder à la solution

Bonjour à tous,

 

J'ai fais un petit programme FPGA qui acquière des entrées analogiques et les écrient dans une FIFOs mais quand je veux le compiler, une erreur survient :

 

Sans titre.png

 

Et aucun moyen de savoir à quoi est due cette erreur et comment la corriger...

 

Quelqu'un aurait'il une idée ?

 

Cordialement

Nathan

0 Compliments
Message 1 sur 9
5 053 Visites

En lisant le détail de la fenêtre, cela te renvoit à une erreur sur la fonction clktoreshseioreadport qui possède plus d'éléments qu'il n'en faudrait (7 au lieu de 3).


Bon courage,


Michael

“En science, la phrase la plus excitante que l'on peut entendre, celle qui annonce des nouvelles découvertes, ce n'est pas "Eureka" mais c'est "drôle"
Isaac ASIMOV
0 Compliments
Message 2 sur 9
5 050 Visites

 

Merci pour ta réponse,

 

effectivement maintenant que tu le dis je le vois, mais la question maintenant est "c'est quoi la fonction clktoreshseioreadport ?"

0 Compliments
Message 3 sur 9
5 048 Visites

Sans trop voir, au premier abord, je te dirais de vérifier la configuration de tes voies virtuelles, et de ton acquisition.

Fait tu une lecteur unique pour la totalité du port, ou les voies en séparé..

Creuse de ce côté là, sinon faudra voir si tu peux partager ton projet pour pousser les hypothèses plus loin.


Michael

“En science, la phrase la plus excitante que l'on peut entendre, celle qui annonce des nouvelles découvertes, ce n'est pas "Eureka" mais c'est "drôle"
Isaac ASIMOV
0 Compliments
Message 4 sur 9
5 045 Visites

J'ai pensé à ça, les configuration sont standards et jai jamais eu de problèmes jusque là donc je ne pense pas que ça viennent de là.

Je faisais une lecture sur toutes les voies dans un seul noeud, j'ai essayé de séparer les lecture dans plusieurs noeud mais ça n'as rien changé...

Après pour l'acquisition j'utilise les noeuds d'échantillonnage controllé par l'utilisateur, mais j'ai jamais eu de problèmes non plus avec ça...

 

Je met le vi FPGA en pièce jointe, si jamais quelqu'un voit d'où peut venir le problème.

0 Compliments
Message 5 sur 9
5 043 Visites
Solution
Accepté par l'auteur du sujet NathV74

Bonjour,

 

Parfois il arrive que certains noeuds FPGA (tels que les noeuds d'IO ou FIFO ou Mémoire) dans LV FPGA soient corrompus (ou au moins un d'entre eux). Du coup lors de la génération en fichier vhdl, ça ne fonctionne pas comme prévu !

Si le programme n'est pas si gros, il faudrait supprimer et recréer les noeuds d'IO (c'est ce qu'indique le message d'erreur).

 

Cdt,

Eric M. - Senior Software Engineer
Certified LabVIEW Architect - Certified LabVIEW Embedded Systems Developer - Certified LabWindows™/CVI Developer
Neosoft Technologies inc.

Message 6 sur 9
5 021 Visites

Bonjour,

 

Effectivement, j'ai essayé ça et la compilation se fait bien.

 

Je vous remercie pour vos réponse et je vous ouhaite une bonne continuation !

 

Cordialement

Nathan

0 Compliments
Message 7 sur 9
5 017 Visites

Bonjour,

J'ai besoin d'un aide sur ce problème qui n'empêche d'avancer. 

ALbmi_0-1688720783963.png

 

0 Compliments
Message 8 sur 9
1 075 Visites

@ALbmi wrote:

Bonjour,

J'ai besoin d'un aide sur ce problème qui n'empêche d'avancer. 

 

 


Vous avez ajouté à un ancien fil de discussion sur FPGA, avec un problème complètement différent. Veuillez démarrer un nouveau fil et expliquer exactement ce que vous avez fait pour obtenir ce message d'erreur.

 

Google translate of: You added to an ancient thread about FPGA, with a completely different problem. Please start a new thread and explain exactly whad you did to get that error message.

0 Compliments
Message 9 sur 9
1 068 Visites