Como generar dos señales triangulares una desfasada de la otra

[Jacinto92]

Soy nuevo en esto y necesito ayuda para generar dos señales triangulares una desfasada de la otra. Una de la señales triangulares tiene de un voltaje de pico maximo, la otra tiene que comenzar cuando la primera señal este a la mitad entre cero y el voltaje de pico. Todo esto esta enfocado a generar despues pulsos para la salida HALF-BRIDGE de la FPGA.

Estoy usando una SB-Rio NI9606, y la verdad es que no se muy bien como generar los pulsos a traves de las señales triangulares.

Por favor ayuda, gracias.

[rodmarti]

Hola,

Lo más probable es que necesites generar dos señales empleando el Express VI Simulate Signal, puedes encontrar informacion detallada en este white paper:

http://www.ni.com/white-paper/4087/en/

Como podras observar, puedes ajustar los parametros como los necesites, amplitud, frecuencia, offset... Si sabes el offset que quieres introducir a la segunda señal puedes introducirlo como parametro fijo.

Si no, tal vez puedas usar la salida de la primera señal y compararla (usando funcion de comparación) con una constante que marque la mitad del recorrido, para que se inicie la generación de la señal cuando se verifique la condición.

Espero que esto ayude.

[Jacinto92]

Buenas, gracias por la ayuda. En principio no tengo problema con lo que aparece en el link, es sencill de usar. El problema lo tengo por que estoy intentando generar las señales triangulares con muestras.

El programa consiste en generar dos señales triangulares con una frecuencia de 1Khz, y luego dicho programa lo tengo que cargar SB. Para ello uso un while loop timed con el reloj interno de la FPGA que es de 40Mhz. A continuación dejo anexado lo que llevo por ahora.

El gran problema que tengo, es que no se con certeza si lo esta haciendo bien y como hacer que la segunda señal triangular empiece cuando yo le indique(es decir, si cuando la primera señal esta a un 0.25, 0.5, etc).

Muchas gracias de antemano.

[rodmarti]

Hola,

En principio usando VIs que ya existan pueden facilitar la generación de señales triangulares.

Aun así, para que funcione tu VI, si entiendo bien lo que quieres hacer, deberias aplicar shift registers a la variable de entrada del bucle, por que si nó al finalizar, el valor de entrada no se actualiza, el shift register te permitirá actualizar el valor de entrada al bucle cada vez que se ejecute.

Otra cosa que debes tener en cuenta es emplear el mismo tipo de datos al comparar, lo que será más eficiente en la FPGA.

Si no siempre vas a estar comparando -1000 en todas las iteraciones.